爱华网1 快速瞬变脉冲群的起因及后果
电路中，机械开关对电感性负载的切换，通常会对同一电路的其它电气和电子设备产生干扰。这类干扰的特点是：脉冲成群出现、脉冲的重复频率较高、脉冲波形的上升时间短暂、单个脉冲的能量较低。实践中，因电快速瞬变脉冲群造成设备故障的机率较少，但使设备产生误动作的情况经常可见，除非有合适的对策，否则较难通过。
2 试验目的
进行快速瞬变脉冲群试验的目的是要对电气和电子设备建立一个评价抗击快速瞬变脉冲群的共同依据。
图2 电快速瞬变脉冲群
（a）接50Ω负载时单个脉冲波形(b)单脉冲重复周期（c）脉冲群周期
3 快速瞬变脉冲群的模拟
图1给出了快速瞬变脉冲群的发生器基本线路。脉冲群的波形则参见图5所示。
对快速瞬变脉冲群的基本要求是：
脉冲的上升时间（指10％～90％）：5ns±30％;
脉冲持续时间（上升沿的50％至下降沿的50％）：50ns±30％;
脉冲重复频率：5kHz或2.5kHz;
脉冲群的持续时间：15ms;
脉冲群的重复周期：300ms;
发生器的开路输出电压（峰值）：（0.25～4）kV;
发生器的动态输出阻抗：50Ω±20％;
输出脉冲的极性：正/负;
与电源的关系：异步。
4 试验配置
有两种类型的试验：实验室内的型式试验和设备安装完毕后的现场试验。标准规定第一种试验是优先采用的试验；对于第二种试验，只有制造商和用户达成一致意见时，方才采用。
快速瞬变脉冲群试验的实验室配置与静电放电试验相类似，地面上有参考接地板，接地板的材料与静电放电的要求相同；但对台式设备，在台面上不要铺设金属板。
5 试验方法
（1）对电源线的试验（包括交流和直流），通过耦合与去耦网络，用共模方式，在每个电源端子与最近的保护接地点之间，或与参考接地板之间加试验电压。
（2）对控制线、信号线及通信设备，用共模方式，通过电容耦合夹子来施加试验电压。
（3）对于设备的保护接地端子，试验电压加在端子与参考接地之间。
试验每次至少要进行1min，而且正/负极性都属必须。
6 试验的严酷度等级
该试验的严酷度等级见表4。
表1严酷度等级
等级电源线上(kV)信号线上(5kHz)(kV)
1234X0.5(5kHz)1(5kHz)2(5kHz)4(2.5kHz)0.250.512待定
表内：电压指脉冲群发生器信号贮能电容上的电压；频率指脉冲群内脉冲的重复频率。
严酷度等级的大体分类是：
1级保护良好环境下的设备（如计算机机房）；
2级通常有保护环境下的设备（如工厂中的计算机机房和控制室）；
3级无保护环境下的设备（如公用电网、工厂、变电站）；
4级有严重骚扰环境下的设备（如采用气体绝缘的开关或真空开关的变电站）。
7 试验的评述和标准的今后发展趋势
试验的原理是利用脉冲群对线路分布电容能量的积累效应，当能量积累到一定程度就可能引起线路（乃至设备）工作出错。通常可以用试验中的线路一旦出错，就会连续不断地出错，即使把脉冲电压稍稍降低，出错情况依然不断的现象来加以解释。
今后发展趋势是脉冲的重复频率提高，但脉冲群的长度缩短，使每群脉冲个数基本保持不变。
EFT测试时干扰施加方式详解
EFT测试时，有L1、L2、L3、N及PE等端口。PE和大地是两个概念,电快速脉冲干扰是共模性质的，在标准提供的实验设置图中可以看到从试验发生器来的信号电缆芯线通过可供选择的耦合电容加到相应的电源线（L1、L2、L3、N及PE）上，信号电缆的屏蔽层则和耦合/去耦网络的机壳相连，机壳则接到参考接地端子上。
% b) ]/ N0 ?6 K6 h这就表明脉冲群干扰实际上是加在电源线与参考大地之间，因此加在电源线上的干扰是共模干扰
/ Q. _9 m1 N6 X/ ^r: }9 u而对于采用耦合夹的实验方式来说，电快速脉冲将通过耦合板与受试电缆之间的分布电容进入受试电缆，而受试电缆所接收到的脉冲仍然是相对参考接地板来说的。% a6 m) J' P; K8 _
因此，通过耦合夹对受试电缆所施加的干扰仍然是共模性质的。确定了干扰的性质，那么我们就可以采取相应的措施使设备顺利通过实验。那么我们不难看出，电源滤波器中所使用的X电容（差模电容）对于EFT干扰是没有抑制作用的。(这段本人不同意作者的提法，eft表面看是共模，实际上有耦合到线上的干扰不平衡，这就是差模。Cx差模电容作用不大，是因为，脉冲群主要是高频，差模电容在高频是已经谐振完了，不再是纯容性器件了--刘渊正注)- |4 I! r5 X2 E; _# H5 _7 Y/ _
如果设备是金属外壳，Y电容（共模电容）会起作用，将高频EFT旁路到外壳上面，然后通过设备外壳和参考地间的分布电容回到信号源，从而不会进入电路。) f6 ~$ t6 T4 E, v3 M7 n
电快速脉冲干扰导致设备失效的机理根据国外学者对脉冲群干扰造成设备失效的机理的研究，单个脉冲的能量较小，不会对设备造成故障。但脉冲群干扰信号对设备线路结电容充电，当上面的能量积累到一定程度之后，就可能引起线路（乃至系统）的误动作。
7 Y! @# W) f/ u7 W+ L( ~8 @因此，线路出错会有个时间过程，而且会有一定偶然性（不能保证间隔多少时间，线路一定出错，特别是当试验电压达到临界点附近时）。而且很难判断究竟是分别施加脉冲，还是一起施加脉冲，设备更容易失效。也很难下结论设备对于正向脉冲和负向脉冲哪个更为敏感。
7 N; |! L[+ v3 M2 W1 R! |$ T" l# _+ y实践表明，一台设备往往是某一条电缆线，在某一种试验电压，对某个极性特别敏感。实验显示，信号线要比电源线对电快速脉冲干扰敏感得多。
d* D" N$ ]( |D' A% l: m设备通过电快速脉冲测试的有效措施首先我们先分析一下干扰的注入方式：EFT干扰信号是通过耦合去耦网络中的33nF的电容耦合到主电源线上面（而信号或控制电缆是通过电容耦合夹施加干扰，等效电容是100pF）。对于33nF的电容，它的截止频率为100K，也就是100KHZ以上的干扰信号可以通过；而100pF的电容，截止频率为30M，仅允许30MHz频率以上的干扰通过。电快速脉冲的干扰波形为5ns/50ns，重复频率5K，脉冲持续时间15ms，脉冲群重复周期300ms。根据傅立叶变换，它的频谱是从5K--100M的离散谱线，每根谱线的距离是脉冲的重复频率。
- J! W% ]2 od6 f EFT/B通过对AC输入的3口端子输入到设备内部，由于EFT/B具有很丰富的频谱，空间耦合能力很强，所以对于系统采用AC-DC作为二级电源的设备来说，由电源输入端到开关电源的L、N、PE线就成了很强的干扰源，而在此次测试的设备中，弱电布线距离强电的距离很小，为EFT/B的耦合提供了便利。作为猜想的验证，把强弱电走线大距离分开，尤其是PE线走线距离调整为最短后，EFT/B测试顺利通过。
为了应对EFT/B测试及相类似的干扰，提高系统的稳定性，在我们的设计中不妨注意如下几点：
1、在PCB层次，电源输入位置要做好滤波，通常采用的是大小电容组合，根据实际情况可以酌情再添加一级磁珠来滤除高频。
2、在综合布线中，要注意强弱电的布线隔离、信号线与功率线的隔离、“干净”线与“不干净”线的布线隔离。综合布线是系统很重要的一个设计组成部分，一个糟糕的综合布线格局很可能断送一个设计精良的PCB的稳定性。
知道以上几点，施加干扰的耦合电容扮演了一个高通滤波器的角色，因为电容的阻抗随着频率的升高而下降，那么干扰中的低频成分不会被耦合到EUT，而只有频率较高的干扰信号才会进入EUT。当我们在EUT电路中再加入共模电感（特别要注意的是，这里的共模电感一定要加在主电源线及其回线上，否则会发生饱和从而达不到衰减干扰的目的）就可以衰减掉一些高频干扰成分，因为电感的阻抗随着频率的增加而升高。因此，实际施加到EUT上面的干扰信号只有中间频率部分。
