555定时器内部电路剖析

葛中海

555定时器是一种将模拟功能与逻辑功能巧妙结合在一起的中规模集成电路，电路功能灵活，适用范围广，只要外部配上2、3个阻容元件，就可以构成单稳、多谐振荡或施密特触发器电路，因而在定时、检测、控制、报警等方面都有广泛的应用。

本文不是介绍555定时器构成单稳、多谐或施密特电路及其几种运用的，而是通过对555定时器内部详细电路的剖析，让读者了解555定时器各个功能模块如何工作，各个功能模块如何巧妙结合、协调工作。通过对这些电路的细节分析，逐步揭开555定时器内部各个模块的神秘面纱，让读者能深刻的理解和感受其原理本质，给电子爱好者一定启示和借鉴，提高对电子电路的理解和分析能力。

图1是它的内部功能框图，因集成电路内部含有三个5千欧电阻而得名。从图（1）可以看出555定时器内部由5个功能模块组成，它们分别是：阈门比较器、触发比较器、RS触发器（FLIP-FLOP）、输出驱动（OUT）和放电三极管（DISCHARGE）。

图（1）555定时器内部功能框图

图（2）是ST555定时器内部详细电路，其中THRESHOLD是555定时器的6脚（简称TH），TRIGGER是ST555定时器的2脚（简称/TR，斜线表示低电平有效）。下面就分别讲述各个功能模块结构组成、工作原理以及它们是如何巧妙结合、协调工作的.

图2ST555内部详细电路

一、阈门比较器

参考图（1），阈门比较器有两个输入端：一个是6脚（TH），另一个是5脚，在IC内部接V_CC*2/3（CONTROLVOLTAGE，即电压控制端），输出为内部“过渡信号”R，即RS触发器的输入信号之一（后面待述）。如果观察图（2），我们会发现TH接Q1（555定时器内部元器件编号，下同）基极，另一个输入端接Q4基极。当5脚悬空时，该脚电压为V_CC*2/3——V_CC被R8、R9和R10分压，这3个电阻都为5KΩ，这也是555定时器名称的由来）。阈门比较器的输出由Q6实现——集电极输出信号作为后级的控制逻辑（电平）。

参考图（2），阈门比较器英文名称为THRESHOLD COMPARATOR，它由8只三极管（Q1～Q8）和4只电阻（R1～R3，R5）组成。Q1和Q2，Q3和Q4分别组成复合管（集成电路内部常采用这种组合），两对复合管与R5组成“长尾式差分放大电路”——这种电路具有提高共模（信号）抑制比，减小温漂的作用（注：更专业的比较器或运算放大器的“长尾”一般不直接用电阻，而改用恒流源代替）。

另外，Q5和Q6，Q7和Q8组成比例恒流源（如果它们的发射极接V_CC，就变为典型的镜像恒流源。有关这方面的内容，本人有专题文章《恒流源》发表在《无线电》2010年第十一期，敬请查阅），它们分别作为复合管的有源负载，用以提高电压放大倍数。电路结构基本呈对称分布。

1．TH悬空

当TH悬空时，由于Q4基极为V_CC*2/3，则Q3、Q4都导通，Q3发射极电压比V_CC*2/3低两个PN结电压。

2．V_TH > V_CC*2/3

当TH电压高于V_CC*2/3时，Q1、Q2导通，由于三极管导通时发射结基本不变，因此Q3发射极电压被抬高，Q3、Q4变为截止，Q7、Q8也相继截止。与此同时，Q5、Q6相继导通，Q6集电极输出高电平——该信号正是阈门比较器的输出R。顺着Q6集电极往后级电路看下去，这个所谓的“高电平”实际上被Q16发射结钳位于约0.7V。

3．V_TH < V_CC*2/3

当TH电压低于V_CC*2/3时，Q1、Q2截止（读者想一想为什么？），当然Q5、Q6也截止，Q6集电极处于“高阻”状态。于是，从逻辑上讲，当V_TH > V_CC*2/3时，阈门比较器输出“高电平”；当V_TH < V_CC*2/3时，阈门比较器输出为“高阻”，因此6脚（TH）输入被定义为阈门比较器的“同相输入端”，意义就在于此！

这里，我们注意到与一般意义上的比较器相比，V+＜V-时输出“低电平”稍有不同，这里为“高阻”状态，待后面分析以后会发现V_TH < V_CC*2/3，阈门比较器输出的“高阻”状态并不会影响后级RS触发器的逻辑判断。对前述TH两种电压，Q6和阈门比较器输出状态总结如下表。

二、触发比较器

参考图（1），触发比较器也有两个输入端：一个是2脚（/TR），另一个接IC内部V_CC*1/3。输出为内部“过渡信号”S，即RS触发器的输入信号之一（后面待述）。如果观察图（2），我们会发现/TR接Q10基极，另一个输入端接Q13基极。当5脚悬空时，Q13基极为V_CC*1/3（被R8、R9、R10分压）。触发比较器的输出由Q11实现——集电极输出信号作为后级的控制逻辑（电平）。

参考图（2），触发比较器英文名称为TRIGGER COMPARATOR，它由5只三极管（Q9～Q13）和3只电阻（R4、R6和R7）组成。Q10和Q11，Q12和Q13组成复合管，Q9作为两对复合管的有源负载，用以提高电压放大倍数。电路结构基本呈对称分布。

Q19和Q20基极、发射极分别连在一起，组成镜像恒流源。由于它们的基极与Q9的基极也连在一起，所以与Q9（发射极串有电阻）组成微变恒流源，因此流过R4的电流非常小（微安级）——该电流是触发比较器的静态电流。

1．/TR悬空

当/TR悬空时，Q13基极为V_CC*1/3，Q12、Q13导通，Q11、Q12发射极（连接Q9集电极）比V_CC*1/3高两个PN结电压。

2．V_/TR > V_CC*1/3

当/TR电压高于V_CC*1/3时，Q10、Q11截止，Q11处于“高阻”状态，因有R6的存在，则Q11集电极为0V，即触发比较器输出为“低电平”。

于是，从逻辑上讲，当V_/TR > V_CC*1/3时，

3．V_/TR < V_CC*1/3

当/TR电压低于V_CC*1/3时，Q10、Q11导通，Q11集电极输出“高电平”，即触发比较器输出为“高电平”。顺着Q11集电极往向后级电路看下去，这个所谓的“高电平”被Q17发射结钳位于约0.7V。

于是，从逻辑上讲，当V_/TR > V_CC*1/3时，触发比较器输出为“低电平”；当V_/TR < V_CC*1/3时，触发比较器输出为“高电平”。因此，2脚（/TR）被定义为比较器的反相输入端，意义就在于此！

这里我们注意到与一般意义上的比较器相比V+＜V-时，输出“高电平”稍有不同，这里为“高阻”状态，待后面分析以后会发现V_/TR < V_CC*1/3，触发比较器输出的“高阻”状态并不会影响后级RS触发器的逻辑判断。

对前述/TR两种电压，Q11和触发比较器输出状态总结如下表。

三、RS触发器（FLIP-FLOP）

参考图（1）触发器有三个输入端、一个输出端。其中一个是特别输入端是555定时器的4脚（RESET），另外两个输入端分别是阈门比较器输出R和是触发比较器输出S，输出端为Q。

1．RESET=1

首先，假设4脚接V_CC，参考图（2）知Q15发射极反偏截止，后级电路不受本信号影响。

为了描述方便，定义Q6集电极输出（R）“高电平”为逻辑1，“高阻”态为逻辑0；定义Q11集电极输出（S）“高电平”为逻辑1，“高阻”态为逻辑0。那么R、S就有四种组合状态，现分述如下：

（1）R=0，S=1

R=0即Q6处于“高阻”态。S=1即Q11集电极为“高电平”，于是Q17导通→Q16截止，这时有一条电流通路V_CC→Q19→R11→D2→Q18→GND。Q18导通、RS触发器输出“低电平”，即R=0，S=1，Q=0。

（2）R=1，S=1

R=1即Q6集电极为“高电平”，但这个所谓的“高电平”并不被Q16发射结钳位于约0.7V。因为S=1时Q17导通，于是这个所谓的“高电平”被Q17接地了，即R=1，S=1，，Q=0——输出同（1）一样！

（3）R=1，S=0

S=0即Q17处于“高阻”态，R=1即Q6集电极为“高电平”，则Q16导通，这时有一条电流通路V_CC→Q19→R11→D2→Q16→GND。Q18截止、RS触发器输出“高电平”，即R=1，S=0，Q=1。

（4）R=0，S=0

R=0即Q6处于“高阻”态，S=0即Q17处于“高阻”态，这种情况下要分析“现状态”从哪种“原状态”过渡而来，即“原状态”是Q=1还是Q=0？

① 设原状态R=0，S=1，Q=0

原状态R=0，S=1，Q=0即上述（1）状态，此时Q6处于“高阻”态，Q17、Q18导通，Q16截止。现在，若S=1→0，即Q17导通→截止，由于Q18导通，Q16基极电压仍然被R17拉低而保持截止（自锁现象），所以输出保持原状态！

② 设原状态R=1，S=0，Q=1

原状态R=1，S=0，Q=1即上述（2）状态，此时Q6集电极为“高电平”，Q16导通，Q17、Q18截止。现在，若R=1→0，即Q6导通→截止，由于Q18导通，Q16基极电压仍然被R17拉低而保持截止（自锁现象），所以输出保持原状态！

2．RESET=0

其次，假设4脚接GND，参考图（2）知Q15导通，，有一条电流通路：V_CC→Q19→R15发射结→GND。这时，D2正极电压约为0.7V，Q18截止，Q20集电极输出“高电平”，即RS触发器输出“高电平”，触发器输出被强制为Q=1（读者可自行分析，无论R、S何种组合状态，输出都会保持不变）。与此同时，Q15集电极输出电压控制放电管Q14导通（放电）！

另外，这里说明一下D2的用途：假设图中没有D2，当4脚接地时Q15导通，此时Q18发射结处于临界导通状态，因此为了保证触发器稳定输出，插入D2后保证Q18可靠截止。

上面的分析比较烦琐，需要考虑相关电路的影响，没有一定的电子技术基础，很难准确地搞清楚它们之间的控制关系。为了帮助读者分析，在此把图（2）中触发器模块进行逻辑等效转化如图（3），这样就容易和方便理解了！

图（3） 触发器模块逻辑等效图

四、输出驱动（OUT）和放电模块（DISCHARGE）

由于这两个这模块比较简单，所以就把这两部分电路合在一起讲述。其中输出驱动部分主要是逻辑上反一次相，提高输出的驱动能力，而放电模块是555定时器的辅助功能（在此还是假设4脚接V_CC）。

当触发器输出Q=1时，Q23饱和导通，发射极输出电压通过R16、R14分别控制Q14、Q24饱和导通。由于R16和R14都比较小，所以驱动能很强。此时，Q23集电极一定低于1.2V（两个PN结压降），Q21、Q22可靠截止，555定时器输出“低电平”，即Q=1，OUT=0。

当触发器输出Q=0时，Q23处于“高阻”状态，Q14、Q24截止（设计R15是为了防抗干扰的需要，因为“高阻”，若没有R15存在，则Q14、Q24的基极“浮空”，极易受集成电路内部和外部电路的干扰。有了R15存在，保证Q14、Q24的基极可靠为“低电平”）；而Q21、Q22导通（是否饱和导通，取决于负载情况），555定时器输出“高电平”，即Q=0，OUT=1。

综上所述，我们可以总结出ST555定时器各种输入组合状态下，输出的状态的具体情况，表[1]555定时器功能表的状态。

表1555定时器功能表（“0”表示低电平，“1”表示高电平，“X”表任电平）：

顺便说一下：D1的作用，本人也不甚清楚（估计是当负载有电抗元件，端口电压有时高于电源电压时，输出通过D1回馈定时器内部控制Q11，但控制Q11又有何用？），在此请教各位电子高手指点……

2007-2-13初稿

2008-9-6改稿

2011-11-2定稿

爱华网本文地址 » http://www.aihuau.com/a/25101014/236024.html