爱华网----正文----
哈哈，晶圆代工厂苦逼PIE不请自来！
楼上很全面了，设计费用，设备厂房价格超高。我来说说制作流程吧。
一片晶圆从晶圆厂买来，只有光板一片，表面一般还有几微米的外延层，到生产出一颗CPU，需要数百到上千步工序。大的分类主要有:
光刻。这个超级贵啊，荷兰的机器几千万刀，还得排队买。每次光刻曝光做完，还得做对准检测，尺寸检测，万一不太好，得去掉光刻胶重新来。而从最下面的隔离层到最顶端的金属钝化层得有几十道光罩，想想价格吧。
刻蚀。需要在硅或者其他层做图形，就得用各种等离子或者化学试剂刻蚀材料，需要精准控制。这里强调一点，芯片制造不同于其他工业例如汽车，手机等，不可能来料组装。晶圆上每一个晶体管和连线都得在同一个工厂完成，一步错，直接报废，而不是替换掉零件就好。就算前面999个步骤没问题，最后这第1000步出了岔子，不好意思，扔掉吧，至于为什么会出错，后面会详细说。刻蚀就是这样的步骤，如果有问题，报废的几率很大很大！
好晚了，如果有人看，明晚继续更新吧。明天还得上班(ಥ_ಥ)
-----2015.8.17更新----
成膜。看看下面这张图（如果涉及版权请告知，立即删除）
典型的多层金属互联技术，图中能看到的只是金属连线，金属间的绝缘层都已经去掉了。这里金属导线的线宽从几十纳米到几微米不等。而每一层金属的沉积，都有复杂的步骤。例如金属间的介质，分为高K层，低K层，刻蚀停止等等，金属又有抗扩散层，粘附，晶籽，互联等等，而每层厚度必须精确控制。我们FAB技术落后，但是栅氧化层厚度变化也能控制在几个埃之内，可以想象需要多复杂的制程。
研磨。上面说到芯片都是很多很多层叠加起来的，而厚度必须一致。这里就需要通过一种叫机械化学研磨的方式来进一步控制。说白了，就是先沉积一层稍微厚点的膜，再把最上面磨掉。如果磨的时候控制的好，那么整个平面肯定磨的一样平。关键的是一片30cm直径的Wafer，磨完之后的整体厚度差，往往得控制在纳米级，难度可想而知。而研磨也是上面所说的，如果磨坏了，得报废啊！！而且研磨头中有一个是镶嵌金刚石的（别想歪了，都是很小的，不太值钱），一旦镶嵌的金刚石脱落，直接就划坏一片的。
清洗。很多fab里清洗和湿法刻蚀是一个部门了。反正就是用各种化学试剂，保证每一道工艺过后表面的清洁，用的药剂会根据不同层的状态进行调整。用量最大的就是去离子水，虽然不很贵，但是用量真的超大。
注入/扩散。这个也是芯片制程中的一个关键因素。design house的大神们设计出不同电压电流特征的器件，很大程度上需要靠这个步骤实现。通俗的讲，就是把一堆离子加速，直接撞上wafer表面，然后靠惯性进入wafer内部（其实深度一般也是纳米级），在特定区域内形成特定掺杂的半导体，来调节器件的电学性能。因此很多客户这个地方的参数，例如注入能量，剂量，角度甚至注入物质，对我们来说都是保密的，毕竟核心参数嘛。使用的机台，当然也都是天价，关键是一两台可不够用，因为不同离子得分开免得污染。
量测。这个也很重要，主要是控制每个步骤的良率。包括厚度啊，直径啊什么的。
好了，大体上重要的环节就是以上这些。先举个例子说为什么需要数百上千步！
就拿上面图中一层金属来说。首先需要沉积不同厚度的介质层四五层。每层做完之后需要量厚度，如果有问题，不好说就得报废。然后是光刻，这一个Loop，就需要：上光刻胶，烘烤，曝光，显影，对准量测，尺寸量测等一堆步骤。得到需要的图形后，进行刻蚀（有些层进行注入）。刻蚀的时候，由于前面提到有很多细小的分层，每层材料会使用不同的刻蚀方法，步骤一样漫长昂贵。刻蚀得到一个深槽，在里面通过所谓的PVD,CVD，ECP(或者高大上的ALD)做好金属的阻挡层，粘附层，晶籽层和导线。然后就可以研磨得到一个平整的介质层内嵌金属互联的大马士革结构。
从网上盗来这个示意图，对应上面一段文字：
1. 浅灰色是下层绝缘层，深灰色是第一层金属布线，已经做好CMP平整。首先沉积很薄的刻蚀停止层(白色)。
2.沉积两层金属间的绝缘层，一般是一层薄而致密的高K结构和稍厚的（超级厚了哦，几十到上百纳米啦）。
3-4. 在绝缘层上做曝光，然后把光刻胶（上层深灰色）打开的部分刻蚀掉一定厚度
5-7. 去掉光刻胶再次做曝光，刻蚀深通孔，用于上下层铜的互联。这里刻蚀停止在刚才的停止层上，因为刻蚀气体对不同材料的腐蚀速率不同
8-11. 物理气相或者化学气相或者湿法电镀把铜塞到那个槽里。
12. 多余部分磨掉。OK 收工
以此类推，每个互联或者器件层都需要类似的步骤去完成。
这些个步骤，加上步骤中间的用料，例如吹干用的纯氮气，氩气，稀有金属和高纯度化学试剂，以及设备中极高真空，当然还有数万平方米全年恒温恒湿的超净厂房，以及日本地震机都有可能宕机的精密设备，价格可想而知
-----分割线-----
最后说一下为什么会报废。
首先是污染，虽然fab严格控制，但是难面会有人或者其他什么东西带来的颗粒物。大家熟知的PM2.5，也就是小于2.5微米的颗粒，是14纳米线宽的接近200倍，只要一颗砸到Wafer上，废掉的可是一大片device。坏的量大了，就得报废掉。
然后是误操作，虽然制程严格，但是操作中难免有些差错。之前说过，因为芯片不像汽车可以换零件，只要一个步骤操作失误，就会导致报废（PIE们深深的痛啊）。特别是客户的实验片，太容易坑人了。
还有就是设备。虽然设备精密昂贵，但是也会经常有宕机，如果wafer正在里面作业，机台坏掉了，那只能认栽了。
工艺不稳定也是一个方面。例如膜的厚度，要求最高的是栅氧化层，如果最近通入的气体浓度差那么一点，导致厚了几个埃，得，客户肯定要highlight过来，如果确实是我们的问题，赔吧。。。再如两个间距很近的器件或者布线，难免因为某些工艺原因连接到一起了，也会导致device坏掉
-----分割线----
说了好多，就想到这些，以后想到新的再更新吧
